XC7A50T-3FGG484E

Le XC7A50T-3FGG484E a été optimisé pour les applications à faible consommation qui nécessitent des émetteurs-récepteurs série, un DSP élevé et un débit logique. Offrez le coût total des matériaux le plus bas pour les applications à haut débit et sensibles aux coûts.

Caractéristiques fonctionnelles

Logique FPGA avancée haute performance basée sur une véritable technologie de table de recherche à 6 entrées, configurable en tant que mémoire distribuée.

Bloc de RAM double port de 36 Ko avec logique FIFO intégrée pour la mise en mémoire tampon des données sur puce.

Technologie SelectIO ™ hautes performances, prenant en charge les interfaces DDR3 jusqu'à 1 866 Mb/s.

Connexion série haute vitesse, émetteur-récepteur Gigabit intégré, avec des vitesses allant de 600 Mb/s à 6,6 Gb/s, puis à 28,05 Gb/s, offrant un mode spécial basse consommation optimisé pour les interfaces puce à puce.

L'interface analogique configurable par l'utilisateur intègre un convertisseur analogique-numérique double canal 12 bits 1 MSPS et des capteurs thermiques et de puissance sur puce.

Puce de processeur de signal numérique, équipée de multiplicateurs 25 x 18, d'un accumulateur 48 bits et d'un schéma à contacts pré-échelle pour un filtrage haute performance, y compris un filtrage à coefficients symétriques optimisé.

Une puissante puce de gestion d'horloge qui combine des boucles à verrouillage de phase et des modules de gestion d'horloge en mode hybride, capable d'atteindre une haute précision et une faible gigue.

Bloc intégré PCIe, adapté aux conceptions de points de terminaison et de ports racine jusqu'à x8 Gen3.

Plusieurs options de configuration, notamment la prise en charge du stockage de base, le cryptage AES 256 bits avec authentification HRC/SHA-256, ainsi que la détection et la correction SEU intégrées.