La série XC7A50T-2CPG236I Artix ® -7 est optimisée pour les applications à faible consommation qui nécessitent des émetteurs-récepteurs série, un DSP élevé et un débit logique. Offrent le coût total des matériaux le plus bas pour les applications à haut débit et sensibles aux coûts.
La série XC7A50T-2CPG236I Artix ® -7 est optimisée pour les applications à faible consommation qui nécessitent des émetteurs-récepteurs série, un DSP élevé et un débit logique. Offrez le coût total des matériaux le plus bas pour les applications à haut débit et sensibles aux coûts.
Caractéristiques du produit
La logique FPGA avancée hautes performances est basée sur une véritable technologie de table de recherche (LUT) à 6 entrées et peut être configurée en tant que mémoire distribuée.
Bloc de RAM double port de 36 Ko avec logique FIFO intégrée pour la mise en mémoire tampon des données sur puce.
Technologie SelectIO ™ hautes performances, prenant en charge les interfaces DDR3 jusqu'à 1 866 Mb/s.
Connexion série haute vitesse, émetteur-récepteur Gigabit intégré, avec des vitesses allant de 600 Mb/s à 6,6 Gb/s, puis à 28,05 Gb/s, offrant un mode spécial basse consommation optimisé pour les interfaces puce à puce.
Interface analogique configurable par l'utilisateur (XADC), intégrée à un convertisseur analogique-numérique double canal 12 bits 1 MSPS et à des capteurs thermiques et de puissance sur puce.
Puce DSP avec 25 x 18 multiplicateurs, accumulateur 48 bits et diagramme pré-échelle pour un filtrage haute performance (y compris un filtrage à coefficient symétrique optimisé).
Une puissante puce de gestion d'horloge (CMT) qui combine des modules de boucle à verrouillage de phase (PLL) et de gestion d'horloge en mode mixte (MMCM) pour obtenir une haute précision et une faible gigue.
Utilisation de MicroBlaze ™ Déploiement rapide du traitement intégré par les processeurs.
Bloc intégré PCI Express ® (PCIe), adapté aux conceptions de points de terminaison et de ports racine jusqu'à x8 Gen3.
Plusieurs options de configuration, notamment la prise en charge du stockage de base, le cryptage AES 256 bits avec authentification HRC/SHA-256, ainsi que la détection et la correction SEU intégrées.
Emballage de puce retournée à puce nue, filaire, à faible coût et à haute intégrité du signal, facilitant la migration entre les produits de la même série de boîtiers. Tous les forfaits sont disponibles dans des emballages sans plomb, certains forfaits proposant des options de plomb.
Conçu pour des performances élevées et une faible consommation d'énergie, il adopte une technologie de processus de 28 nanomètres, HKMG, HPL, une technologie de processus de tension de noyau de 1,0 V et une option de tension de noyau de 0,9 V qui permet d'obtenir une consommation d'énergie inférieure.
